Index of /frobinet/upv/1433251327.1433662380/report.1.64245059/V1:Hrec_hoft_16384Hz/
../
V1:AFC_GR_M7_BPC_X_POST_0/ 23-Jun-2025 10:28 -
V1:AFC_GR_M7_BPC_X_demod_I_0/ 23-Jun-2025 10:28 -
V1:AFC_GR_M7_BPC_X_demod_Q_0/ 23-Jun-2025 10:28 -
V1:AFC_GR_M7_BPC_Y_CMD_0/ 23-Jun-2025 10:28 -
V1:AFC_GR_M7_BPC_Y_CORR_0/ 23-Jun-2025 10:28 -
V1:AFC_GR_M7_BPC_Y_INPUT_0/ 23-Jun-2025 10:28 -
V1:AFC_GR_M7_BPC_Y_POST_0/ 23-Jun-2025 10:28 -
V1:AFC_GR_M7_BPC_Y_demod_I_0/ 23-Jun-2025 10:28 -
V1:AFC_GR_M7_BPC_Y_demod_Q_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_AA_ENBL_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_AA_ENBL_CORR_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M3_AA_X_CORR_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M3_AA_X_INPUT_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M3_AA_X_POST_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M3_AA_Y_CORR_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M3_AA_Y_INPUT_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M3_AA_Y_POST_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M3_X_CMD_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M3_Y_CMD_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M5_AA_X_CORR_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M5_AA_X_INPUT_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M5_AA_X_POST_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M5_AA_Y_CORR_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M5_AA_Y_INPUT_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M5_AA_Y_POST_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M5_X_CMD_0/ 23-Jun-2025 10:28 -
V1:AFC_IR_M5_Y_CMD_0/ 23-Jun-2025 10:28 -
V1:AFC_NF_PSD_X_NORM_0/ 23-Jun-2025 10:28 -
V1:AFC_NF_PSD_Y_NORM_0/ 23-Jun-2025 10:28 -
V1:ASC_Acl_CfgChange_0/ 23-Jun-2025 10:28 -
V1:ASC_Acl_elapsed_time_0/ 23-Jun-2025 10:28 -
V1:ASC_B1QPD_TRIGGER_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_50MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_50MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_50MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_50MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_H_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_H_scale_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_Sum_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_V_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD1_V_scale_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_50MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_50MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_50MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_50MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_56MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_56MHz_H_I_NORM_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_56MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_56MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_56MHz_V_I_NORM_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_56MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_H_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_H_scale_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_Sum_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_V_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD2_V_scale_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD_H_select_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QD_V_select_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QPD_TRIG_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QPD_TRIG_HI_0/ 23-Jun-2025 10:28 -
V1:ASC_B1p_QPD_TRIG_LO_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_18MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_18MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_18MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_18MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_6MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_6MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_6MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_6MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_8MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_8MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_8MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_8MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_H_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_Sum_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD1_V_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_14MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_14MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_14MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_14MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_18MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_18MHz_H_I_NORM_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_18MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_18MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_18MHz_V_I_NORM_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_18MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_6MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_6MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_6MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_6MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_8MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_8MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_8MHz_V_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_8MHz_V_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_H_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_Sum_0/ 23-Jun-2025 10:28 -
V1:ASC_B2_QD2_V_0/ 23-Jun-2025 10:28 -
V1:ASC_B4_QD1_56MHz_H_I_0/ 23-Jun-2025 10:28 -
V1:ASC_B4_QD1_56MHz_H_Q_0/ 23-Jun-2025 10:28 -
V1:ASC_B4_QD1_56MHz_V_I_0/ 23-Jun-2025 10:28 -
perf/ 23-Jun-2025 10:28 -