Index of /frobinet/upv/1420288240.1421478029/report.2.45924608/V1:Hrec_hoft_16384Hz/
../
V1:ASC_BS_TX_INPUT_0/ 13-Feb-2025 16:37 -
V1:ASC_BS_TX_LF_0/ 13-Feb-2025 16:37 -
V1:ASC_BS_TX_NOISE_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TX_ON_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TX_OUT_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TX_TRIG_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TY_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TY_CORR_0/ 13-Feb-2025 16:37 -
V1:ASC_BS_TY_ENBL_0/ 13-Feb-2025 16:37 -
V1:ASC_BS_TY_ERR_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TY_INPUT_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TY_IN_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TY_LF_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TY_NOISE_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TY_ON_0/ 13-Feb-2025 16:37 -
V1:ASC_BS_TY_OUT_0/ 13-Feb-2025 16:37 -
V1:ASC_BS_TY_SSFS_LF_Q_ENBL_0/ 13-Feb-2025 16:36 -
V1:ASC_BS_TY_TRIG_0/ 13-Feb-2025 16:36 -
V1:ASC_CMRF_B1_I_0/ 13-Feb-2025 16:37 -
V1:ASC_CMRF_B1_mag_0/ 13-Feb-2025 16:36 -
V1:ASC_COLOR_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMm_TX_INPUT_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMm_TY_INPUT_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_BL_TX_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_BL_TY_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TX_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TX_CORR_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TX_ENBL_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TX_ERR_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TX_HF_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TX_INPUT_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TX_IN_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TX_LF_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TX_NOISE_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TX_OUT_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TX_TRIG_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TY_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TY_CORR_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TY_ENBL_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TY_ERR_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TY_HF_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TY_INPUT_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TY_IN_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TY_LF_0/ 13-Feb-2025 16:37 -
V1:ASC_COMMp_TY_NOISE_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TY_OUT_0/ 13-Feb-2025 16:36 -
V1:ASC_COMMp_TY_TRIG_0/ 13-Feb-2025 16:36 -
V1:ASC_CONTRAST_DEFECT_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFm_TX_INPUT_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFm_TY_INPUT_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TX_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFp_TX_CORR_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TX_ENBL_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TX_ERR_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFp_TX_INPUT_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TX_IN_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TX_NOISE_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TX_OUT_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFp_TX_TRIG_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TY_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TY_CORR_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TY_ENBL_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFp_TY_ERR_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFp_TY_INPUT_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TY_IN_0/ 13-Feb-2025 16:36 -
V1:ASC_DIFFp_TY_NOISE_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFp_TY_OUT_0/ 13-Feb-2025 16:37 -
V1:ASC_DIFFp_TY_TRIG_0/ 13-Feb-2025 16:36 -
V1:ASC_DITHER_TX_ENBL_0/ 13-Feb-2025 16:36 -
V1:ASC_DITHER_TX_ON_0/ 13-Feb-2025 16:36 -
V1:ASC_DITHER_TY_ENBL_0/ 13-Feb-2025 16:37 -
V1:ASC_DITHER_TY_ON_0/ 13-Feb-2025 16:37 -
V1:ASC_ENABLE_0/ 13-Feb-2025 16:36 -
V1:ASC_NE_TX_CORR_0/ 13-Feb-2025 16:37 -
V1:ASC_NE_TX_NOISE_0/ 13-Feb-2025 16:37 -
V1:ASC_NE_TX_ON_0/ 13-Feb-2025 16:36 -
V1:ASC_NE_TY_CORR_0/ 13-Feb-2025 16:36 -
V1:ASC_NE_TY_NOISE_0/ 13-Feb-2025 16:36 -
V1:ASC_NE_TY_ON_0/ 13-Feb-2025 16:37 -
V1:ASC_NI_TX_CORR_0/ 13-Feb-2025 16:37 -
V1:ASC_NI_TX_NOISE_0/ 13-Feb-2025 16:36 -
V1:ASC_NI_TX_ON_0/ 13-Feb-2025 16:36 -
V1:ASC_NI_TY_CORR_0/ 13-Feb-2025 16:36 -
V1:ASC_NI_TY_NOISE_0/ 13-Feb-2025 16:37 -
V1:ASC_NI_TY_ON_0/ 13-Feb-2025 16:37 -
V1:ASC_NOISE_0/ 13-Feb-2025 16:36 -
V1:ASC_PR_DOF_TX_CORR_0/ 13-Feb-2025 16:36 -
V1:ASC_PR_DOF_TX_NOISE_0/ 13-Feb-2025 16:36 -
V1:ASC_PR_DOF_TY_CORR_0/ 13-Feb-2025 16:37 -
V1:ASC_PR_DOF_TY_NOISE_0/ 13-Feb-2025 16:37 -
V1:ASC_PR_DOF_X_CORR_0/ 13-Feb-2025 16:36 -
V1:ASC_PR_DOF_Y_CORR_0/ 13-Feb-2025 16:36 -
V1:ASC_PR_TX_0/ 13-Feb-2025 16:37 -
V1:ASC_PR_TX_B4_12MHz_ENBL_0/ 13-Feb-2025 16:37 -
V1:ASC_PR_TX_CORR_0/ 13-Feb-2025 16:37 -
V1:ASC_PR_TX_ENBL_0/ 13-Feb-2025 16:36 -
V1:ASC_PR_TX_ERR_0/ 13-Feb-2025 16:36 -
V1:ASC_PR_TX_INPUT_0/ 13-Feb-2025 16:37 -
V1:ASC_PR_TX_IN_0/ 13-Feb-2025 16:37 -
V1:ASC_PR_TX_NOISE_0/ 13-Feb-2025 16:37 -
perf/ 13-Feb-2025 16:37 -